[gelößt]Wonach entscheidet der FPC den ASM verw. Befehlssatz

[Dragon]

Ich hab da mal eine Frage, wonach entscheidet der FPC eigentlich welchen Assembler Befehlssatz er verwendet, also von der Aufteilung her was ich meine ist sse avx usw... . Klar er macht es an dem fest was die CPU kann, aber jede CPU hat ja eine unterschiedliche Zahl an ALU, die ja für verschiedene Befehlssätze da sind, findet dann auch eine unterschiedliche Aufteilung (prozentual) der Befehlssatzverwendung, wo es möglich ist, statt wenn zwar die Befehlssätze aber nicht die ALU übereinstimmen

[Socke]

Ich hab da mal eine Frage, wonach entscheidet der FPC eigentlich welchen Assembler Befehlssatz er verwendet,

Vgl. http://www.freepascal.org/docs-html/use ... 70-177000A Paramter -C<x> bzw. die Ausgabe von fpc -i

[Dragon]

O.k. danke schon mal für deine Antwort aber das ist nicht ganz das was ich meine da steht ja nur wie man welchen Befehlssatz aktiviert mir geht es ja darum ob der Compiler einen Befehlssatz bevorzugt wenn er sieht das entsprechende CPU mehr Ausführungseinheiten für einen bestimmten Befehlssatz hat weil man kann ja mit zwei verschiedenen Befehlsätzen manchmal das selbe erreichen nur halt mit unterschiedlich viel Code u/o schnellem Code und das er eben dann einen anderen bevorzugt einsetzt weil es günstiger für entsprechende CPU ist für ein ideales executable oder auch andere Vorteile bringt.

[Socke]

Es gibt noch den Compilerschalter -Os (siehe Link oben). Damit werden kürzere Assemblerbefehlsfolgen anstatt schnelleren, aber längeren Codes verwendet.

Ansonsten verstehe ich deine Frage als prozessorspezifische Optimierung. Hier gibt es für x86 nur einige wenige Möglichkeiten, bei ARM-Microcontrollern ist die Liste wesentlich Länger. Der Prozessor wird mit -Cp<x> angegeben.

[Dragon]

Ansonsten verstehe ich deine Frage als prozessorspezifische Optimierung

Genau das meine ich. Ich habe neulich per Zufall gelesen das es für jeden Befehlssatz in der CPU eigene ALUs(z.b. bei Haswell waren es glaube 4 für AVX bei Ivy nur 2) gibt und da habe ich mich gefragt ob so was vom Compiler irgendwie mit berücksichtigt wird in den Anteilen der verwendeten Befehlssätze.

[marcov]

Das ist einfach. FPC generiert gar kein AVX, also das ist egal.

Seriös aber, FPC optimiert die Ordnung von Instruktionen nicht für Superscalar aus zu nutzen.

[Dragon]

FPC generiert gar kein AVX, also das ist egal.

Das mit AVX war nur ein Beispiel aber trotzdem was AVX angeht ist
mein FPC aber anderer meinung "fpc -i" gibt

Supported FPU instruction sets:
SSE64,SSE3,SSSE3,SSE41,SSE42,AVX,AVX2

FPC optimiert die Ordnung von Instruktionen nicht für Superscalar aus zu nutzen.

Ok danke, also wird nur ein einzeln laufender befehlsstrang erzeugt verstehe ich das richtig

[marcov]

FPC generiert gar kein AVX, also das ist egal.

Das mit AVX war nur ein Beispiel aber trotzdem was AVX angeht ist
mein FPC aber anderer meinung "fpc -i" gibt

Supported FPU instruction sets:
SSE64,SSE3,SSSE3,SSE41,SSE42,AVX,AVX2

Keine Ahnung was das macht.

FPC optimiert die Ordnung von Instruktionen nicht für Superscalar aus zu nutzen.

Ok danke, also wird nur ein einzeln laufender befehlsstrang erzeugt verstehe ich das richtig

Das ist immer so. Aber man kann etwas steuern so das sich verschiedene Instruktionen über die verschiedene Units (integer, branch, load/store) parallellisieren lassen. Execution Units sind kein Cores, es ist noch immer ein Lineare Befehlsstrang.

Viel muss man sich von das alles nicht vorstellen.

[Dragon]

Alles klar, vielen dank an alle die geantwortet haben.